



**UNIVERSITÀ
DI SIENA**
1240

DIPARTIMENTO DI
**INGEGNERIA DELL'INFORMAZIONE
E SCIENZE MATEMATICHE**
— DIISM

**VERBALE PER LA VALUTAZIONE COMPARATIVA PER L’AFFIDAMENTO A SOGGETTI ESTERNI
ALL’UNIVERSITÀ DI INCARICHI DI LAVORO AUTONOMO (definizione criteri)**

Avviso Pubblico n.23/2026 (prot. 0148329) con scadenza 20-08-2026 per il conferimento di un incarico individuale con contratto di lavoro autonomo per la seguente attività: *PROGETTAZIONE E VALIDAZIONE MODULI HARDWARE SU FPGA PER APPLICAZIONI DISTRIBUITE SU MULTI-FPGA*.

Il giorno 7-9-2026 alle ore 12 :00 si riunisce la Commissione Giudicatrice per il conferimento di un incarico individuale con contratto di lavoro autonomo per la seguente attività: *PROGETTAZIONE E VALIDAZIONE MODULI HARDWARE SU FPGA PER APPLICAZIONI DISTRIBUITE SU MULTI-FPGA* per stabilire i criteri per la valutazione del curriculum presentato dai candidati.

La Commissione risulta così composta:

Prof. Monica Bianchini
Prof. Roberto Giorgi
Prof. Marco Maggini

I commissari dichiarano di non trovarsi in situazioni di incompatibilità fra di loro ai sensi dell’art. 51 e dell’art. 52 del C.P.C. ed in particolare, in rapporto di parentela o di affinità, fino al 4° grado incluso; viene quindi eletto Presidente il Prof. Marco Maggini e il Prof. Roberto Giorgi ricopre il ruolo di Segretario.

Per la partecipazione alla selezione è richiesto: Competenze di progettazione HLS, Verilog, VHDL per ambiente VIVADO/VIVADOHLS/VITIS ed esperienza di uso piattaforme Xilinx ZU9EG/U280.



**UNIVERSITÀ
DI SIENA**
1240

DIPARTIMENTO DI
**INGEGNERIA DELL'INFORMAZIONE
E SCIENZE MATEMATICHE**
— DIISM

La persona selezionata dovrà occuparsi di validare le soft-IP in grado di dimostrare l'esecuzione corretta di programmi su almeno due nodi costituiti da sistemi FPGA Xilinx ZU9EG/U280, anche in presenza di guasti e utilizzando il modello di esecuzione DF-Threads.

La Commissione stabilisce i seguenti criteri di valutazione e decide di assegnare il punteggio totale di 100 punti attribuendo un punteggio a ciascun requisito verificabile dal curriculum come di seguito riportato:

- requisito 1: conoscenza di architetture FPGA. Fino ad massimo di 20 punti
- requisito 2: conoscenza di strumenti di progettazione Xilinx Vivado. Fino ad massimo di 20 punti
- requisito 3: conoscenza di sistemi Xilinx U280. Fino ad massimo di 20 punti

Alla prova orale sono attribuiti 40 punti e verterà su una discussione dei titoli presentati. La prova orale si terrà il 6 ottobre 2026 alle ore 9:00 in videoconferenza tramite piattaforma Gmeet, all'indirizzo meet.google.com/ikf-stxj-taj

Alle ore 12:15 null'altro essendovi da trattare la riunione è conclusa.

Il presente verbale è redatto, letto e sottoscritto seduta stante.

Letto e sottoscritto.

Prof. Marco Maggini (presidente)

Prof. Monica Bianchini (membro)

Prof. Roberto Giorgi (segretario)

Università degli Studi di Siena – Dipartimento di Ingegneria dell'Informazione e Scienze Matematiche

Via Roma, 56 – 53100 Siena

Segreteria Amministrativa – amministrazione.diism@unisi.it

Ufficio Studenti e Didattica - didattica.diism@unisi.it

Partita IVA 00273530527 – C.F. 80002070524 – www.diism.unisi.it